دوره پردازنده RISC-V برای توسعه سیستم‌های تعبیه‌شده

آنچه یاد خواهید گرفت: آشنایی با معماری پردازنده RISC-V درک مجموعه دستورالعمل‌ها و مدل برنامه‌نویسی RISC-V یادگیری چگونگی نوشتن اولین برنامه RISC-V خود کار عملی با بلوک‌های سخت‌افزاری RISC-V مانند PMP برای محافظت از حافظه، زنجیره ابزار مورد استفاده، وقفه‌ها دریافت یک پروژه makefile الگو برای RISC-V پیش نیازهای دوره دانش اولیه در زمینه توسعه سیستم‌های تعبیه‌شده و همچنین دانش اولیه از خانواده‌های پردازنده‌های موجود مانند X86 و ARM توضیحات دوره آیا کلمه RISC-V برای شما مفهومی دارد یا مدتی است آن را به صورت آنلاین دیده‌اید؟ آیا می‌خواهید معماری پردازنده RISC-V و تفاوت آن با معماری‌های پردازنده‌های دیگر مانند ARM را یاد بگیرید؟ آیا می‌خواهید اولین پروژه تعبیه‌شده RISC-V خود را بنویسید؟ خوب، این دوره پاسخ تمام آن سوالات و حتی بیشتر است! RISC-V فراتر از یک کلمه کلیدی ساده یا مفهوم اولیه است که یک بار یاد می‌گیرید و فراموش می‌کنید، معماری پردازنده RISC-V در حال تعریف مجموعه جدیدی از پردازنده‌ها است تا با هزینه کم جایگزین پردازنده‌های موجود مانند ARM/X86 شده و با آن‌ها رقابت کند، اینجا آمده تا بماند نه اینکه فراموش شود! از این دوره چه چیزی به دست خواهید آورد؟ این دوره به شما کمک خواهد کرد تا: معماری پردازنده RISC-V و تفاوت آن با سایر معماری‌های پردازنده را درک کنید. برخی اعداد محک‌زنی را با سایر خانواده‌های پردازنده مانند ARM مشاهده خواهید کرد. حالت‌های پشتیبانی شده RISC-V: حالت‌های ماشین/ناظر/کاربر و چگونگی جابجایی بین آن‌ها را بیاموزید. مدیریت وقفه را در پردازنده‌های RISC-V یاد بگیرید. انواع مختلف استثناها و چگونگی تمایز RISC-V بین وقفه‌های خارجی و استثناهای داخلی را بیاموزید. مدیریت خطا و چگونگی تحلیل استثناهای خطای مختلف در RISC-V را یاد بگیرید. با معماری مجموعه دستورالعمل (ISA) RISC-V آشنا شوید. بلوک سخت‌افزاری PMP (محافظت از حافظه فیزیکی) را درک کنید. بیاموزید چگونه با استفاده از بلوک سخت‌افزاری PMP، نواحی محافظت‌شده حافظه را از نظر مجوزهای دسترسی ایجاد کنید. تفاوت بین حالت‌های کدگذاری تطبیق آدرس TOR و NAPOT که توسط بلوک PMP پشتیبانی می‌شوند و همچنین چگونگی کدگذاری و برنامه‌ریزی صحیح رجیسترهای PMP با مرزهای ناحیه حافظه‌ای که می‌خواهید محافظت کنید را بیاموزید. یاد بگیرید چگونه کد C/اسمبلی برای پردازنده RISC-V خود بنویسید. بیاموزید پردازنده RISC-V چگونه بوت شده و پایگاه کد شما را اجرا می‌کند. به عنوان بخشی از پروژه دریافت خواهید کرد: یک پروژه تعبیه‌شده RISC-V مبتنی بر makefile الگو که می‌توانید آن را کامپایل و در دستگاه RISC-V خود بارگذاری کنید. این پروژه روی بورد HiFive1 از شرکت SiFive که دارای CPU G002 (نوع پردازنده RISC-V RV32) است، کامپایل و اجرا خواهد شد. مجموعه‌ای از ابزارهای مورد نیاز برای کامپایل/بارگذاری/اشکال‌زدایی پروژه RISC-V و مثال‌ها. مجموعه‌ای از مثال‌های عملی که هر کدام برخی از مفاهیم/اصطلاحات پوشش داده شده در این دوره را پوشش می‌دهند. دانستن چگونگی بارگذاری و اشکال‌زدایی پروژه تعبیه‌شده RISC-V خود در بورد SiFive HiFive1. شناخت رجیسترهای همه منظوره مختلف پردازنده RISC-V و همچنین رجیسترهای عملکردهای خاص CSR. این دوره فقط در مورد پردازنده RISC-V نیست، بلکه در مورد چگونگی نوشتن و توسعه یک پروژه تعبیه‌شده بر روی پلتفرم مبتنی بر RISC-V نیز می‌باشد! این دوره برای چه کسانی مناسب است؟ دانشجویان سیستم‌های تعبیه‌شده که می‌خواهند معماری پردازنده RISC-V را بیاموزند. توسعه‌دهندگان سیستم‌های تعبیه‌شده که می‌خواهند به سرعت با معماری RISC-V کار عملی انجام دهند. هر کسی که در مورد معماری RISC-V کنجکاو است و می‌خواهد در مورد آن بیاموزد.